IBM, 0,7 Nanometre Çip Tasarım Kitlerini 2027’nin İlk Çeyreğinde Sunacak

IBM, geçtiğimiz yıl tanıttığı ve 0,7 nanometre çözünürlüğünde transistör yerleştirmeye imkân tanıyan Nanostack mimarisini sektörün kullanımına sunmak için harekete geçti. Şirket, tasarımcıların ve EDA sağlayıcılarının nanometre altı bu mimariye uyum sağlayabilmesi amacıyla süreç geliştirme kitlerini (PDK) 2027 yılının ilk çeyreğinde erişime açmayı planlıyor.

Sektörde şu an en ileri seviye olarak kabul edilen 2 nanometre düğümüne geçiş hızlanırken, IBM’in 0,7 nm mimarisi transistör yoğunluğu bakımından yeni bir çıta belirliyor. Şirketin açıkladığı test verilerine göre Nanostack, yaklaşık 100 milyar transistörü 150 milimetrekarelik bir çip alanına sığdırabiliyor.

Nanostack, klasik iki boyutlu küçültme yönteminden önemli ölçüde farklılaşıyor; transistörler yatay düzlemde küçültülmek yerine dikey eksende konumlandırılıp şaşırtmalı bir düzende diziliyor. Bu yapı sayesinde NMOS ve PMOS transistörleri ayrı katmanlarda bağımsız şekilde optimize edilebiliyor ve iki transistör türünün fiziksel olarak ayrıştırılması, araştırmacılara farklı malzeme kombinasyonlarını deneme fırsatı veriyor.

IBM’in kendi 2 nm düğümüyle kıyaslandığında Nanostack’in aynı güç tüketiminde yüzde 50’ye varan performans artışı ya da aynı çalışma frekansında yüzde 70’e ulaşan enerji tasarrufu sağlayabileceği belirtiliyor. İlk PDK paketlerinin 2027 başında Cadence, Synopsys ve Siemens yazılımlarıyla uyumlu olması bekleniyor; paketler tasarım kural kılavuzlarını, hata denetim dosyalarını ve yerleşim şablonlarını kapsayacak.

Yapay zeka çiplerinde SRAM darboğazını aşmayı hedefleyen Nanostack, SRAM hücre alanında yüzde 40 oranında küçülme potansiyeli sunuyor. Kapı uzunluğunun 3 nm’nin altına inmesiyle ortaya çıkan akım sızıntısı, güç kaybı ve sinyal yayılım sorunları nedeniyle yapay zeka hızlandırıcılarının önbellek payı artabiliyordu. Modern yapay zeka çiplerinde L1 ve önbellek blokları toplam zar alanının yüzde 12 ila yüzde 15’ini kaplayabiliyor. IBM’in 0,7 nm yaklaşımı bu noktada fark yaratıyor ve SRAM hücre alanında ciddi bir küçülme elde edilmesine olanak tanıyabilir; bu da aynı fiziksel boyutta daha yüksek bellek kapasitesi ve hesaplama gücünü bir arada sunma potansiyelini beraberinde getiriyor.